In riferimento alle caratteristiche del livello ISA. Descrivere:
Per modalità di indirizzamento si intende il modo in cui è possibile specificare l'indirizzamento di un registro, una costante, un valore immediato, o un area di memoria.
in RISC-V ci sono essenzialmente quattro modalità di indirizzamento:
Little endian e big endian sono due convenzioni diverse di rappresentare i byte in memoria.
Nel caso di little endian il byte meno significativo del dato è rappresentato nell'indirizzo di memoria più basso, mentre nel caso di big endian il byte meno significativo è rappresentato nell'indirizzo di memoria più alto.
In RISC-V vi sono diversi tipi di registri:
Si consideri l’architettura RISC-V.
Abbiamo considerato che le istruzioni di RISC-V sono di 32 bit, ovvero di 4 byte.
Il PC per saltare all'istruzione successiva deve aggiorna l'indirizzo del PC aggiungendo di volta in volta 4 byte.
Il PC è un registro che punta all'indirizzo della memoria delle istruzioni.
Quando viene prelevata una istruzione ad un certo indirizzo e il PC deve passare alla prossima istruzione somma all'indirizzo attuale cui il PC sta puntando 4 byte.
Il PC normalmente si aggiorna in questo modo, a meno che non si verifica una operazione come un salto condizionato, o un'eccezione, o una chiamata a procedura, eccetera.
Il PC salta sempre a indirizzi di memoria pari proprio per questo motivo.
Il datapath, per effettuare una operazione di salto condizionato, deve avere un PC, una ALU, un modulo di estensione del segno e un modulo per effettuare una operazione di shift a sinistra.
Dovendo saltare sempre ad indirizzi pari, è certo che l'ultimo bit è sempre 0, poiché si tratta di un numero pari, allora ciò ci consente, grazie allo shift a sinistra, di effettuare salti relativi al PC più ampi, avendo di fatto a disposizione 13 bit e non solo i 12 del campo immediato. Il campo immediato "conta" il numero di istruzioni tra quella corrente e quella in cui è posta l'etichetta a cui saltare. In realtà chi ha progettato RISC-V ha previsto che l'architettura possa fare uso anche di istruzioni a 2 byte, per cui vengono contate le half-word tra l'istruzione corrente e quella a cui saltare, tale numero è posto nel campo immediato e viene, nel caso in cui la condizione per il salto si verifica, shiftata di 1 a sinistra. Per rendere possibile il salto la ALU deve rendere disponibile l'operazione di slt, in cui viene effettuata la differenza tra due registri operandi passati, viene controllato se il risultato di tale sottrazione è 0, in tal caso viene posta a 1, una certa uscita (chiamata zero) dell'ALU che indica che gli operandi passati sono uguali.
In riferimento alla traduzione di programmi:
Non basta una sola lettura del codice sorgente da parte di un assemblatore poiché è vero che il linguaggio assemblativo è strettamente connesso all'ISA di una architettura, tuttavia, il linguaggio assemblativo presenta delle semplificazioni, esse sono per esempio il fatto che è possibile piazzare delle etichette in diverse parti del codice, o l'utilizzo di pseudo-istruzioni.
Nella prima passata, infatti l'assemblatore, crea una tabella dei simboli che riempie man mano con i simboli che trova nel corso della lettura del codice in linguaggio assemblativo, a questi simboli associa quelli che vengono chiamati ILC ovvero instruction location counter.
Nella tabella alla fine avremo tra le altre cose, le ILC associati ai loro indirizzi.
Nella seconda fase effettua la vera e propria traduzione, guardando la tabella dei simboli creata al passo 1, e guardano la tabella degli opcode per sostituire il nome delle istruzioni con il loro codice operativo.
Risposta inclusa nella domanda precedente.
Sono i punti del programma in cui ci si riferisce a punti successivi del programma (forward reference) o a punti precedenti del programma (backward reference).
In riferimento ai bus:
Un dispositivo attivo è un dispositivo che effettua delle richieste.
Un dispositivo passivo le prende in carico e le esaudisce.
In un bus asincrono, non vi è il clock.
Quando un dispositivo attivo richiede dei dati sul bus, effettua la richiesta, il dispositivo passivo la prende in carica, nel frattempo il dispositivo attivo esegue altre operazioni, quando il dispositivo passivo ha reso disponibili i dati, segnala al dispositivo attivo che essi sono pronti sul bus, il dispositivo attivo li preleva e il dispositivo attivo comunica di aver completato la consultazione di tali dati sul bus, inviando un altro segnale al dispositivo passivo che li elimina dal bus.
Questo tipo di comunicazione è detta full-handshake.
L'arbitraggio di un bus si rende necessario poiché ci possono essere dei moduli che condividono lo stesso bus. Dunque serve un meccanismo di arbitraggio che "concede" il bus ai moduli che lo richiedono.
L'arbitraggio del bus più semplice (centralizzato), si basa su un dispositivo, appunto l'arbitro, connesso a due linee: linea di request e linea di grant. I moduli sono connessi ad entrambe le linee e le condividono entrambe.
Quando un dispositivo richiede il bus, l'arbitro lo concede, con la linea di grant.
Come abbiamo detto i moduli condividono le linee, in particolare quella di grant.
Immaginando di avere 3 dispositivi in catena, se il dispositivo 2 richiede il bus, il bus viene reso disponibile, prima di raggiungere il dispositivo 2 c'è l'1, che non avendo richiesto lo rifiuta, così può utilizzarlo il dispositivo 2.
Se 1 e 2 richiedono il bus insieme, la linea di grant tocca prima al dispositivo 1, il 2 deve attende che esso completi il suo lavoro sul bus.
Questo tipo di bus è chiamato daisy chain.
La daisy chain può avere più linee di grant e di request, stabilendo così dei livelli di priorità.
Risposta inclusa nella domanda precedente.
In riferimento alle operazioni di Input/Output:
Un driver è un componente software del sistema operativo che consente l'interfacciamento tra il sistema operativo e il dispositivo di I/O collegato al computer.
DMA è l'acronimo di Direct Memory Access, come lascia intuire il nome stesso, DMA è la modalità con cui un dispositivo comunica direttamente con la memoria, senza passare dalla CPU. Tale comunicazione è resa possibile grazie ad un controller, la DMA engine, che è un componente solitamente posizionato all'interno del dispositivo che sfrutta questo modalità di comunicazione con la memoria. Si è reso necessaria questa modalità, per esempio nel contesto delle schede di rete, dato che vi sono moltissime informazioni in entrata e in uscita da una scheda di rete, si rischia che il processore si sovraccarichi e che si dedichi principalmente a quel dispositivo, allora in un contesto del genere entra il gioco il DMA.
La busy waiting si verifica nel momento in cui la CPU richiede un dato, che per esempio la memoria deve rendere disponibile. La memoria essendo più lenta del processore impiega diverso tempo a rendere disponibile il dato, la CPU, mediante delle richieste continue, attende fino a che il dato non è disponibile. L'attesa è attiva poiché di continuo controlla la disponibilità del dato, e non fa nient'altro, sprecando cicli di clock in cui potrebbe fare altro. Una soluzione è l'I/O basato su interrupt.
Quando la CPU richiede un dato alla memoria, non attende, ma continua ad eseguire altre operazione, la memoria quando ha prelevato il dato e lo ha reso disponibile invia un segnale di interrupt alla CPU, comunicando che il dato adesso è disponibile. In questo modo si evita l'attesa attiva.
Si considerino i seguenti due frammenti di pseudo-codice:
// CODICE 1
const int N = ...;
int X[n], Y[N]; // (sizeof(int) = 1 parola)
for (int i=0; i<N; i++)
Y[i] = X[i] + i;
// CODICE 2:
const int N = ...;
int X[N], Y[N]; // (sizeof(int) = 1 parola)
for (int i=0; i<N; i++)
Y[i] = X[0] + i;
La località spaziale è il principio secondo cui se si effettua l'accesso ad un indirizzo di memoria, allora nel corso di breve tempo, con molta probabilità potrebbe essere necessario accedere ad indirizzi vicini.
Invece la località temporale è il principio secondo cui se si effettua l'accesso ad un indirizzo di memoria, allora nel corso di breve tempo, con molta probabilità potrebbe essere necessario accedervi nuovamente.
II primo pezzo di codice è un for in cui si accede a posizioni contigue delle memoria. Quindi si tratta di un esempio di località spaziale.
Mentre il secondo accede sempre alla stessa posizione (0) della memoria. Quindi si tratta di un esempio di località temporale.
Se una word si trova in memoria cache, allora essa viene fornita al processore a seguito di una sua richiesta. Questa è una hit.
Se una word non si trova in memoria cache, allora esse viene richiesta alla memoria principale, portata in memoria principale e poi fornita alla CPU, tale operazione è più costosa, ma per i principi di località temporale e spaziale, è probabile che si avrà risparmio in termini di tempo, nelle richieste successive del processore. Questa è invece una miss.
In maniera molto generale bisogna controllare le informazioni relativi al miss rate e hit rate.
Il miss rate è la frequenza con cui una word non viene trovata nella cache.
Lo hit rate è la frequenza con cui una word viene trovata nella cache.
Altri parametri possono essere la mappatura dei blocchi: mappatura diretta, associativa e cache set-associative.
La politica di sostituzione dei blocchi.
La politica di scrittura: write through e write back. Il primo, quando deve essere scritto un dato in cache, il dato viene modificato in cache e in memoria principale (più lento). Mentre con write back, il dato viene modificato solo in memoria cache e non viene modificato il dato nella memoria principale fino a che non deve verificarsi una sostituzione di blocco (più veloce, ma più complesso da implementare).